Die Speicherindustrie vollzieht einen grundlegenden Wandel: Dreidimensionale Architekturen sollen die Leistungsgrenzen der Künstlichen Intelligenz sprengen.
TAIPEI – Auf der diesjährigen Semicon Taiwan hat die globale Halbleiterbranche eine klare Richtung eingeschlagen: Weg von flachen, hin zu vertikalen Speicherstrukturen. Samsung Electronics und SK Hynix präsentierten auf der Leitmesse ihre Roadmaps für dreidimensionale Speicherarchitekturen. Der Grund: Herkömmliche Planartechniken stoßen zunehmend an ihre Grenzen – die sogenannte „Memory Wall“ bremst die Effizienz von KI-Infrastrukturen.
Samsung setzt auf „nanoskalige Wolkenkratzer“
Samsung Electronics stellte beim Memory Executive Summit Anfang September seine „CUBE“-Strategie vor. Das Akronym steht für die zentralen Säulen Kapazität, Auslastung, Bandbreite und Effizienz. Damit will der Konzern die Speicherdichte für die nächste Generation großer Sprachmodelle liefern.
Die Strategie fußt auf technischen Meilensteinen aus diesem Jahr. Bereits im März demonstrierte Samsung auf der International Solid-State Circuits Conference einen 16-Gigabit-DRAM mit vertikalen Transistoren – der sogenannten 4F²-VCT-Zellarchitektur. Diese ersetzt die seit Jahrzehnten dominierende horizontale 6F²-Struktur. Die Ingenieure stellen die Transistoren buchstäblich aufrecht – ein Ansatz, den Fachleute als Bau von „nanoskaligen Wolkenkratzern“ beschreiben. Das Ergebnis: eine um rund 30 Prozent reduzierte Zellfläche, ganz ohne Verkleinerung der Lithografie.
Branchenberichten aus dem Sommer zufolge ist Samsung zudem ein Stapel von bis zu 16 Lagen 3D-DRAM gelungen. Das verspricht die zehnfache Speicherdichte aktueller High-Bandwidth-Memory-Generationen (HBM) bei einer um mehr als die Hälfte reduzierten Wärmeentwicklung.
SK Hynix integriert Speicher direkt auf den Chip
Der Konkurrent SK Hynix verfolgt einen anderen Ansatz: die monolithische 3D-DRAM-Integration. Dabei wird der Speicher direkt mit Logikschaltungen verbunden. Beim TSMC-Technologiesymposium betonte das Unternehmen den Wechsel zu einer 4F²-Plattform mit vertikalen Gates, um die physikalischen Grenzen der 10-Nanometer-Klasse zu überwinden.
Mit der rasanten Entwicklung neuer KI-Infrastrukturen entstehen für Unternehmen auch völlig neue Sicherheitsrisiken und gesetzliche Anforderungen. Dieser kostenlose Report klärt auf, welche rechtlichen Pflichten und Bedrohungen Unternehmer jetzt kennen müssen. Neue KI-Gesetze und Cyberrisiken verstehen
Im Juli startete SK Hynix eine gezielte Rekrutierungskampagne für seine US-Tochter – gesucht werden Spezialisten für „3D-gestapeltes DRAM-on-Logic“. Bei dieser Architektur wird der DRAM vertikal auf einem System-on-Chip platziert, statt wie bisher Package auf Package zu stapeln. Das Ziel: geringere Latenzzeiten und niedrigerer Stromverbrauch für KI-Anwendungen direkt im Gerät, etwa in Mobilprozessoren. Analysten sehen darin die Umsetzung einer Roadmap, die bis 2030 die vollständige Kommerzialisierung von 3D-DRAM vorsieht.
Micron setzt auf Fertigungsskalierung
Auch Micron Technology forciert den Umstieg auf 3D-DRAM – mit Fokus auf Fertigungsmaßstab und Effizienz. Anfang des Jahres schloss das Unternehmen die Übernahme eines großen Fertigungsstandorts in Taiwan ab. Technische Bewertungen vom August zeigen: Die D1-beta-16-Gigabit-DDR5-Chips erreichen eine Dichte von rund 3,61 Terabyte pro Wafer.
Während Micron seinen 1-Gamma-Prozess für aktuelle Hochleistungsanforderungen optimiert, sieht die im dritten Quartal aktualisierte Langzeit-Roadmap Hybrid-Bonding und VCT-basierte Architekturen als entscheidende Schritte zu Speichergenerationen unterhalb von 5 Nanometern.
Wer sich mit dem technologischen Fortschritt befasst, muss auch die wachsende Gefahr durch digitale Angriffe im Blick behalten. In diesem kostenlosen E-Book erfahren Sie, wie Sie Sicherheitslücken schließen und Ihr Unternehmen ohne teure Investitionen proaktiv absichern. Kostenlosen Sicherheits-Ratgeber herunterladen
Milliardenmarkt mit offener Frage
Der Wettlauf um 3D-DRAM fällt in eine phase, die Forscher als „KI-Superzyklus“ bezeichnen. Die Marktforscher von Yole Group prognostizieren DRAM-Umsätze von bis zu 400 Milliarden Dollar bis 2027 – getrieben vor allem durch margenstarke HBM- und 3D-Segmente.
Die aktuellen Marktdaten zeigen ein enges Rennen: Samsung führte im zweiten Quartal mit einem DRAM-Marktanteil von 39 Prozent, dicht gefolgt von SK Hynix mit 26 und Micron mit 25 Prozent.
Branchenbeobachter sind sich einig: Wer den Sprung zur Massenproduktion dreidimensionaler Strukturen zuerst schafft, dürfte die Marktführerschaft für den Rest des Jahrzehnts sichern. Hyperscaler und KI-Chip-Anbieter kämpfen bereits um die begrenzten Wafer-Kapazitäten mit hoher Speicherdichte.
