CXL-3.2-Chip: Montage Technology startet Probeproduktion

Montage Technology startet Probeproduktion des CXL-3.2-Chips, XCENA präsentiert MX1-Linie. Meta zeigt mit Vistara-Chip Effizienzpotenziale auf.

Die Halbleiterbranche treibt die Einführung der Compute-Express-Link-Technologie (CXL) massiv voran, um den wachsenden Speicherbedarf von Künstlicher Intelligenz und Hyperscale-Rechenzentren zu decken. Jüngste Entwicklungen von Montage Technology und XCENA sowie frühere Forschungsergebnisse von Meta signalisieren einen deutlichen Wandel hin zu speicherzentrierten Hardware-Architekturen, die die Grenzen klassischer CPU-Designs überwinden.

Montage Technology startet Probeproduktion des CXL-3.2-MXC-Chips

Am 31. Juli 2026 gab Montage Technology bekannt, als erstes Unternehmen weltweit in die Probeproduktion seines CXL-3.2-Memory-Expander-Controllers (MXC) zu gehen. Die Hardware ermöglicht es Servern, ihre Speicherkapazität deutlich zu erweitern – ganz ohne den Einbau zusätzlicher Prozessoren.

Der neue Chip unterstützt sowohl PCIe-6.x- als auch CXL-3.2-Protokolle und erreicht Datenübertragungsraten von bis zu 64 GT/s. Laut Unternehmensangaben verfügt der Controller über zwei DDR5-Kanäle mit Geschwindigkeiten von bis zu 8000 MT/s. Montage Technology betont die Kompatibilität mit führenden Serverprozessoren – konkret den Intel-Xeon- und AMD-EPYC-Familien. Zudem ist die Technologie mit Speicherprodukten von Samsung und SK hynix integriert und zielt auf Anwendungen in Cloud-Computing und großflächiger KI-Infrastruktur.

XCENA präsentiert MX1-Produktlinie für Memory Pooling

Parallel dazu stellte XCENA am selben Tag seine MX1-Produktionsspeicherlinie vor, die auf die Optimierung von Hyperscale-KI-Infrastrukturen ausgelegt ist. Die Produktfamilie umfasst den MX1 Compute mit 2048 RISC-V-Kernen sowie den MX1 Expand mit acht DRAM-Steckplätzen für hochdichte Speicher lösungen.

Anzeige

Während die Hardware-Architektur von Rechenzentren immer komplexer wird, wachsen auch die Anforderungen an die digitale Sicherheit. Wie Unternehmen ihre IT-Infrastruktur proaktiv vor neuen Bedrohungen schützen und gleichzeitig gesetzliche Vorgaben erfüllen, erklärt dieser kostenlose Ratgeber. Cyber Security E-Book jetzt kostenlos herunterladen

XCENA zufolge ermöglicht die neue Hardware den Aufbau von CXL-Speicherpools mit Kapazitäten von bis zu 20 Terabyte. Diese Architektur soll die bei intensiven Machine-Learning-Workloads häufigen Speicherengpässe lösen. Geplant ist eine Demonstration der MX1-Produktlinie auf dem Flash Memory Summit (FMS) 2026, der vom 4. bis 6. August stattfindet.

Effizienztrends und Altlasten-Management in Rechenzentren

Der Vorstoß in Richtung CXL-basierter Speichererweiterung wird auch durch den Bedarf an Kosten- und Energieeffizienz in bestehenden Rechenzentren befeuert. Im Juni 2026 präsentierte Meta seinen Vistara-CXL-Chip auf dem International Symposium on Computer Architecture (ISCA). Der Chip wurde entwickelt, um DDR4-Speichermodule in neueren DDR5-basierten Serverumgebungen weiterzuverwenden.

Anzeige

Wer sich mit der Skalierung von Cloud-Infrastrukturen befasst, muss heute auch die neuen Risiken durch KI-gestützte Angriffe im Blick behalten. Dieser Report bietet IT-Verantwortlichen wertvolle Einblicke in aktuelle Sicherheits-Trends und zeigt kostengünstige Schutzmaßnahmen auf. Gratis-Report zu Cyber-Security und KI-Gesetzen sichern

Metas Forschung zeigte, dass dieser Ansatz 256 GB erweiterten Speichers pro Server bereitstellen kann. Das Unternehmen hob erhebliche operative Vorteile hervor: Die Kosten pro Gigabyte liegen bei etwa 0,13-mal im Vergleich zu Standardkonfigurationen, der Stromverbrauch pro Gigabyte bei 0,7-mal. Meta hat die Technologie eigenen Angaben zufolge in verschiedenen internen Workloads eingesetzt – darunter Data Warehousing, Machine Learning und Entwicklerumgebungen –, um die Lebensdauer älterer Hardwarekomponenten zu verlängern.

Diese Entwicklungen markieren gemeinsam den Übergang zu einer „speicherzentrierten“ Datenverarbeitung, bei der Speicherressourcen von der CPU entkoppelt werden, um Skalierbarkeit und Ressourcennutzung in Hochleistungsrechenumgebungen zu verbessern.