Die anhaltende Speicherknappheit in der KI-Infrastruktur treibt Hardware-Hersteller zu einer neuen Welle von Speichertechnologien und speicherzentrierten Inferenz-Chips. Mehrere Unternehmen präsentierten in den vergangenen Tagen Architekturen, die Rechenzentren mit deutlich mehr Speicherbandbreite pro Chip versorgen sollen – ein direkter Kontrapunkt zur seit Monaten angespannten Versorgungslage bei DRAM und HBM.
d-Matrix koppelt eigenes Silizium an Nvidia-Infrastruktur
Der Anbieter d-Matrix stellte seinen Raptor-XPU vor, der an die MGX/NVL144-Rack-Architektur von Nvidia über NVLink Fusion angebunden wird – mit 144 Raptor-XPUs pro Rack. Der Chip basiert auf einem 4-Nanometer-Compute-Die von TSMC, das mit einem Custom-DRAM-Die im 36-Mikron-Pitch verbunden ist.
Laut d-Matrix erreicht Raptor 100 Terabyte pro Sekunde Speicherbandbreite pro Karte – nach eigenen Angaben das 4,5-Fache von Nvidias Rubin – bei 2,3 Terabyte 3D-Stack-DRAM pro Karte und 7,2 Petabyte pro Sekunde auf Rack-Ebene. Damit sollen Modelle mit über 4 Billionen Parametern in 4-Bit-Quantisierung möglich werden.
Der Tape-out ist für Ende 2026 geplant, die Markteinführung für das vierte Quartal 2027; vollausgebaute Systeme mit 144 Raptor-Einheiten sollen bis Ende 2027 verfügbar sein. Als Partner nennt d-Matrix Astera Labs.
Die Architektur setzt auf eine heterogene Disaggregation, bei der GPUs die Prefill-Phase übernehmen und die Raptor-Chips die Decode-Phase – gestützt auf nach eigenen Angaben mehr als 100 Patente. Auf der Hot-Chips-Konferenz präsentierte d-Matrix zudem Leistungswerte für die Modelle GLM 5.2 mit rund 3.000 Tokens pro Sekunde und Nutzer sowie Kimi K3 mit 1.000 Tokens pro Sekunde und Nutzer.
Nvidia beziffert die Umsatzchance für KI-Fabriken mit 18 Milliarden US-Dollar pro Gigawatt bei der Grace-Hopper-Generation (2022), die auf 40 Milliarden US-Dollar pro Gigawatt bei Vera-Rubin steigen soll.
Positron AI sichert sich Großfinanzierung
Parallel dazu meldete Positron AI eine Series-C-Finanzierung über 875 Millionen US-Dollar bei einer Post-Money-Bewertung von 5 Milliarden US-Dollar. Die Runde wurde gemeinsam von NEA, Atreides, Valor, Andra, SemiAnalysis Capital und Jim Clark angeführt, aufgeteilt in eine Series C über 375 Millionen US-Dollar bei 3,5 Milliarden US-Dollar Pre-Money-Bewertung und eine Series C-1 von bis zu 500 Millionen US-Dollar.
Das aktuelle System Atlas läuft bereits mit mehr als 50 Racks bei Oracle Cloud Infrastructure, unter den Kunden nennt Positron AI Parasail, Jump Trading und i3d.net.
Da immer mehr KI-Systeme in Unternehmen zum Einsatz kommen, rücken auch die rechtlichen Rahmenbedingungen wie der EU AI Act stärker in den Fokus. Dieser kostenlose Umsetzungsleitfaden bietet Ihnen einen kompakten Überblick über alle Anforderungen, Pflichten und Fristen für Unternehmen. EU AI Act in 5 Schritten verstehen
Der Nachfolgechip Asimov soll bei TSMC im N3P-Verfahren Ende 2026 seinen Tape-out durchlaufen, die Produktion ist für die zweite Jahreshälfte 2027 vorgesehen, mit einer Speicherausstattung von 288 Gigabyte bis 2.304 Gigabyte LPDDR5X pro Chip.
Darauf aufbauend soll das System Titan mit vier bis acht Asimov-Chips Modelle mit mehr als 16 Billionen Parametern und Kontextfenstern von über 10 Millionen Tokens verarbeiten können.
Kepler Computing setzt auf ferroelektrischen Speicher direkt auf der Logik
Aus dem Stealth-Modus trat zudem Kepler Computing hervor, das ferroelektrischen Speicher auf Basis von Hafnium-Zirkonium-Oxid direkt auf Logik-Chips integriert – über 35 getestete Materialformulierungen hinweg.
Das Unternehmen sammelte privat 468 Millionen US-Dollar ein, unter anderem von GlobalFoundries, Intel Capital, AMD Ventures, Baillie Gifford und Gates Frontier, und erhält zudem bis zu 245 Millionen US-Dollar aus einem CHIPS-Act-Förderpaket, das Ende Juli 2026 insgesamt 874 Millionen US-Dollar an sieben Firmen verteilte.
Wer sich mit der Entwicklung und dem Einsatz von Hochrisiko-KI-Systemen befasst, muss heute auch die neuen Compliance-Regeln der EU sicher beherrschen. Erfahren Sie in diesem kostenlosen Report, welche konkreten Dokumentationspflichten auf Ihre IT-Abteilung zukommen. Kostenlosen Umsetzungsleitfaden zum AI Act sichern
Nach eigenen Angaben soll die Technologie Matrix-Multiplikationen 15- bis 20-mal schneller ausführen als SRAM- oder DRAM-Basislösungen. GlobalFoundries habe eine Fertigungslinie in acht Monaten statt der üblichen 24 Monate umgerüstet und rund 50 Millionen US-Dollar investiert; die Chips im 28-Nanometer-Verfahren werden in Singapur und im US-Bundesstaat Vermont getestet, bislang rund 2.000 Wafer.
Kepler zufolge erreicht die Technik eine SRAM-Dichte auf dem Niveau von 2- bis 3-Nanometer-Chips, ohne dass EUV-Lithografie nötig wäre. Erste HBM-Samples werden für Ende 2026 erwartet, die Produktion soll 2027 in Singapur und 2028 in den USA anlaufen.
Der Hintergrund: Neue Fab-Kapazitäten kosten laut Unternehmensangaben 20 bis 40 Milliarden US-Dollar, während die DRAM-Vertragspreise im ersten Quartal 2026 laut TrendForce um 90 bis 95 Prozent zum Vorquartal stiegen und im zweiten Quartal um weitere 58 bis 63 Prozent zulegten.
Reaktion auf strukturellen Engpass
Die Ankündigungen von d-Matrix, Positron AI und Kepler Computing fallen in eine Phase, in der die Speicherversorgung für KI-Rechenzentren zum limitierenden Faktor geworden ist. Mit spezialisierten Memory-First-Architekturen und neuartigen Integrationsverfahren versuchen die Anbieter, die Abhängigkeit von klassischen HBM- und DRAM-Lieferketten zu verringern und gleichzeitig die Rechenleistung für immer größere Sprachmodelle zu skalieren.
