Das Technologieunternehmen Dnotitia hat einen wichtigen Meilenstein in der Entwicklung seiner spezialisierten Hardware für die Datenverarbeitung erreicht.
Wie aus Branchenberichten von Mitte September 2026 hervorgeht, hat das Unternehmen die ersten Samples seiner Vector Data Processing Unit (VDPU) in Form von anwendungsspezifischen integrierten Schaltungen (ASIC) von der Fertigungsstätte (Fab) zurückerhalten. Derzeit läuft die Charakterisierung der Chips, während die umfassende Evaluierung der ASICs für das vierte Quartal 2026 geplant ist.
Effizienzsteigerung gegenüber herkömmlichen Server-Architekturen
Im Vorfeld der ASIC-Fertigung durchgeführte Tests auf Basis von Field Programmable Gate Arrays (FPGA) liefern bereits detaillierte Leistungswerte für die neue Technologie.
Ein mit vier Karten bestückter VDPU-Server erreichte demnach im Vergleich zu einem herkömmlichen Dual-Socket-CPU-Server einen bis zu 5,77-fach höheren Durchsatz bei der Vektorsuche. Dabei blieb die Genauigkeit der Suchergebnisse, der sogenannte Recall, laut den Berichten gleichwertig oder verbesserte sich sogar gegenüber der CPU-basierten Referenz.
Ein wesentlicher Vorteil der spezialisierten Hardware zeigt sich bei der Entlastung der Systemressourcen während rechenintensiver Prozesse. Bei einem multimodalen Workload mit 4.096 Dimensionen konnte beim Indexbau die Belastung der Host-CPU um 92 Prozent gesenkt werden.
Gleichzeitig reduzierte sich der Bedarf an Arbeitsspeicher im Host-System (Host-Memory) um 73 Prozent. Diese Einsparungen ermöglichen es Betreibern von Rechenzentren, bestehende Infrastrukturen deutlich effizienter zu nutzen.
Ein mit vier Karten bestückter Vektorsuch-Server erreichte in Tests bis zu 5,77-fach höheren Durchsatz als ein herkömmlicher Dual-Socket-CPU-Server — bei gleichwertigem oder besserem Recall. Wer seine KI-Infrastruktur 2026 skalieren will, sollte diese Architekturklasse jetzt einordnen, bevor die Konkurrenz ihre Beschaffung danach ausrichtet. Jetzt kostenlosen Leitfaden zur Vektorsuche-Hardware anfordern
Zielsetzungen für die ASIC-Serienfertigung
Mit dem Übergang von der FPGA-Testumgebung zur finalen ASIC-Architektur verfolgt Dnotitia ehrgeizige Leistungsziele. Das Unternehmen strebt für die fertigen Chips eine Leistungssteigerung um bis zu dem Zehnfachen im Vergleich zu standardmäßigen CPU-Servern an.
Um eine breite Integration in bestehende Software-Ökosysteme zu gewährleisten, ist die VDPU-Hardware mit gängigen Industriestandards und Bibliotheken kompatibel. Dazu zählen unter anderem Seahorse, Milvus, FAISS sowie hnswlib.
Strategische Neuausrichtung der Rechenlast
Der CTO von Dnotitia, Yang Se-hyun, hob die strategische Bedeutung der neuen Hardwareklasse hervor. Durch die Implementierung der VDPU könne die spezialisierte Rechenlast der Vektorsuche vollständig von der Hardware übernommen werden. Dies führe dazu, dass zentrale Prozessoreinheiten (CPU) und Grafikprozessoren (GPU) von diesen Aufgaben befreit werden und sich stattdessen auf ihre jeweiligen Kernaufgaben innerhalb der Datenverarbeitung und KI-Modellierung konzentrieren können.
Beim Indexbau eines multimodalen Workloads mit 4.096 Dimensionen sank die Host-CPU-Last um 92 Prozent, der Host-Memory-Bedarf um 73 Prozent. Wenn steigende Speicher- und Prozessorkosten Ihre KI-Workloads ausbremsen, zeigt dieser Leitfaden, welche Entlastung spezialisierte Beschleuniger versprechen — und wo die Grenzen liegen. Checkliste Host-CPU-Entlastung im RZ jetzt sichern
Die für das vierte Quartal 2026 angesetzte Evaluierungsphase wird darüber entscheiden, wie schnell die Technologie in den produktiven Einsatz bei Unternehmenskunden überführt werden kann. Experten sehen in derartigen spezialisierten Beschleunigern eine notwendige Antwort auf den massiv steigenden Bedarf an effizienter Vektorsuche im Rahmen moderner KI-Anwendungen.
