Intel bringt mit EMIB-T eine Advanced-Packaging-Technologie in Stellung, die externen Foundry-Kunden eine kostengünstigere Alternative zu TSMCs CoWoS-Verfahren bieten soll. Die Technologie nutzt Through-Silicon-Vias (TSVs) sowohl für Logik-zu-Logik- als auch für Logik-zu-HBM-Verbindungen und zielt damit direkt auf den Markt für KI-Beschleuniger, in dem TSMC bislang dominiert.
Preisvorteil als zentrales Argument
Nach Angaben aus Branchenkreisen kann EMIB-T bis zu 50 Prozent günstiger ausfallen als CoWoS – der Unterschied liegt demnach vor allem am teuren Interposer, den TSMCs Verfahren erfordert. Der taiwanische Zulieferer Unimicron rechnet damit, dass EMIB-T 2027 in die Hochvolumenproduktion geht.
Als potenzielle Kunden werden Broadcom und Meta genannt, die einen Wechsel von CoWoS zu EMIB erwägen sollen. Auch Google soll die Technologie 2027 adoptieren, während AWS EMIB bereits testet.
Der Marktforscher TrendForce ordnet die Bedeutung von EMIB-T allerdings zurückhaltender ein: Laut einem Bericht vom 18. September 2026 bleibt TSMCs CoWoS-L bis 2028 das Mainstream-Packaging für KI-Chips, Intels EMIB-T werde vorerst als zweite Wahl betrachtet.
TSMC selbst treibt die eigene Roadmap voran: Für 2026 ist die Produktion von 5,5x-Reticle-CoWoS mit einer Ausbeute von über 98 Prozent vorgesehen, 2028 soll eine 14x-Reticle-Variante mit 20 HBM-Stapeln folgen, 2029 eine Version mit mehr als 14x Reticle-Größe und 24 HBM-Stapeln.
Intel positioniert EMIB-T als günstigere Alternative zu TSMCs CoWoS — mit bis zu 50 Prozent Preisvorteil und angepeilter Hochvolumenproduktion 2027. Wer seine Packaging-Entscheidungen für die nächsten Jahre vorbereiten will, braucht belastbare Zahlen statt Branchengerüchte. Kostenvergleich EMIB-T vs. CoWoS jetzt anfordern
TSMC entwickelt eigene Antwort
Parallel dazu arbeitet TSMC laut Berichten intern an einer „EMIB-ähnlichen“ Packaging-Technologie, um Intels Vorstoß zu kontern. Der taiwanische Substrathersteller Kinsus Interconnect Technology soll Entwicklung, Skalierung und Fertigung dieser Lösung unterstützen. Damit dürfte sich der Wettbewerb im Advanced Packaging in den kommenden Jahren verschärfen, während TSMC sein bestehendes Portfolio aus CoWoS-S (monolithischer Silizium-Interposer mit TSVs), CoWoS-L (organische Basis mit lokalen Silizium-Bridges) und CoWoS-R (organischer Kupfer-/Polymer-RDL-Interposer) weiter ausbaut.
Marktumfeld bleibt für Intel herausfordernd
Der Vorstoß bei EMIB-T fällt in eine Phase, in der Intel im Foundry-Geschäft weiterhin deutlich hinter TSMC zurückliegt. Advanced Nodes machten im vergangenen Quartal 77 Prozent von TSMCs Waferumsatz aus; TSMC kam im zweiten Quartal auf einen Umsatz von 40,2 Milliarden US-Dollar, während Intel Foundry im selben Zeitraum lediglich 293 Millionen US-Dollar erlöste. In der Fab 52 in Arizona sollen künftig 40.000 18A-Waferstarts pro Monat erreicht werden.
Der CoWoS-Engpass bremst die KI-Chip-Produktion, und TrendForce sieht TSMCs CoWoS-L bis 2028 weiter als Mainstream — Intel EMIB-T vorerst als zweite Wahl. Wer heute Kapazität einkauft, sollte beide Pfade und die Lieferantenrisiken kennen. Lieferanten-Risikoanalyse Advanced Packaging sichern
Die Nachfrage nach zusätzlichen Fertigungskapazitäten in der Branche bleibt derweil hoch: Laut TrendForce erwarten Nvidias High-End-GPU-Auslieferungen 2026 ein Plus von 30 Prozent gegenüber dem Vorjahr, AMD bringt seine MI400/MI450-Beschleuniger ab der zweiten Jahreshälfte 2026 auf den Markt, und Cloud-Anbieter wie Google und AWS setzen zunehmend auf eigene ASICs – Google mit der TPU v7, AWS mit dem für die zweite Jahreshälfte 2026 erwarteten Wechsel zu Trainium v3. Meta setzt für seinen MTIA-400-Chip bereits auf CoWoS-L, während AWS und Microsoft diese Technologie laut TrendForce ab 2027 einsetzen dürften.
Ob Intel mit EMIB-T tatsächlich signifikante Marktanteile von TSMC gewinnen kann, dürfte sich erst zeigen, wenn die für 2027 angekündigte Hochvolumenproduktion anläuft und die ersten Großkunden ihre Packaging-Entscheidungen final treffen.
