Im Rahmen der technologischen Weiterentwicklung seiner KI-Plattformen hat NVIDIA am 26. August mit NVHBM ein eigenes, kundenspezifisches Design für High Bandwidth Memory (HBM) angekündigt.
Die Neuentwicklung zielt darauf ab, die Leistungsgrenzen herkömmlicher Speicherlösungen zu durchbrechen und ist eng mit der ebenfalls vorgestellten NVLink-Fusion-Architektur verzahnt. Laut Unternehmensangaben bietet NVHBM im Vergleich zum Standard HBM4E eine um 30 % höhere Speicherbandbreite bei einem gleichzeitig um 15 % reduzierten Stromverbrauch.
Integration und technologische Spezifikationen
Das Design von NVHBM zeichnet sich durch eine tiefere Integration des HBM-Controllers direkt in das Basis-Die aus. NVIDIA betont dabei, dass NVHBM keinen Ersatz für den Industriestandard HBM darstellt, sondern als spezialisierte Lösung für Partner fungiert, die das Custom Base Die und das Physical Layer (PHY) für die Kopplung mit NVLink Fusion nutzen möchten. Aufgrund der komplexeren Architektur weist NVHBM eine um 25 % größere Die-Fläche auf.
Obwohl NVIDIA das Design vorgibt, wird das Unternehmen keine eigene Fertigung der Speicherchips übernehmen. Stattdessen wird die Produktion von NVHBM durch etablierte Speicherlieferanten wie Samsung und SK Hynix erwartet. Das Ziel ist eine Standard-Implementierung, die es verschiedenen Herstellern ermöglicht, den spezialisierten Speicher für NVIDIA-Ökosysteme zu produzieren.
Synergien durch NVLink Fusion und strategische Partnerschaften
Die Einführung von NVHBM erfolgt im Kontext der NVLink-Fusion-Ankündigung, welche darauf ausgelegt ist, kundenspezifische Beschleuniger (XPUs) und CPUs nahtlos in die KI-Plattform von NVIDIA zu integrieren. Die Kombination aus NVHBM und NVLink Fusion soll eine Steigerung der End-to-End-Leistung um 30 % pro Recheneinheit ermöglichen.
Bereits am 25. August wurden Details zur Leistungsfähigkeit von NVLink Fusion bekannt. Das Netzwerk erlaubt die Verbindung von bis zu 72 XPUs pro Domain und erreicht im Vergleich zu herkömmlichem Ethernet eine dreifach geringere Latenz sowie zehnmal höhere Paketraten.
Während die technologische Infrastruktur für KI-Anwendungen immer komplexer wird, entstehen für Unternehmen auch neue digitale Angriffsflächen. Dieser kostenlose Report klärt auf, welche rechtlichen Pflichten und Bedrohungen Unternehmer im Kontext neuer KI-Gesetze jetzt kennen müssen. Cyber Security Trends und Risiken jetzt kostenlos lesen
Für die Verbindung einzelner Komponenten bietet NVLink-C2C zudem eine sechsfach höhere Energieeffizienz gegenüber dem PCIe-Standard. In zukünftigen Ausbaustufen soll das System bis zu 1.152 Acceleratoren unterstützen.
Als erster offizieller Partner für NVHBM wurde Amazon Annapurna Labs identifiziert, wo die Technologie für die Trainium-Chips zum Einsatz kommen soll. Zu den weiteren Partnern im NVLink-Fusion-Programm gehören namhafte Branchengrößen wie Intel, MediaTek und GUC.
Infrastruktur und Marktumfeld bei Speicherherstellern
Flankiert werden die Hardware-Neuerungen durch die MGX-Rack-Architektur. Diese sieht für die Vera Rubin NVL72-Systeme eine vollständige Flüssigkeitskühlung sowie einen Automatisierungsgrad von nahezu 100 % vor.
Wer sich mit der Einführung hochmoderner IT-Infrastrukturen befasst, sollte den proaktiven Schutz vor Cyberangriffen von Beginn an mitplanen. Erfahren Sie im kostenlosen E-Book, wie Sie Sicherheitslücken schließen und gleichzeitig neue gesetzliche Anforderungen ohne hohe Investitionen erfüllen. Gratis-Ratgeber für Unternehmens-IT herunterladen
Die Ankündigung von NVIDIA trifft auf einen dynamischen Markt für Hochleistungsspeicher. Erst am 25. August vermeldete der südkoreanische Hersteller SK Hynix die Auslieferung erster 12-Lagen-HBM4E-Muster an KI-Kunden. Diese verfügen über eine Kapazität von 48 GB und eine Geschwindigkeit von 16 Gbps pro Pin. Nach dieser Meldung verzeichnete die Aktie von SK Hynix einen Kursanstieg von rund 5 %.
Zusätzlich gab SK Hynix im Rahmen der Fachkonferenz Hot Chips am 23. August Einblicke in die weitere Roadmap. Während für HBM4 ein 16-Hi-Stacking mit 48 GB pro Würfel und einer Schnittstelle von 2048 Bit geplant ist, soll die Hybrid-Bonding-Technologie erst mit der übernächsten Generation HBM5 eingeführt werden. Derzeit bleibt die Bauhöhe der HBM-Stapel auf 775 Mikron begrenzt, was technische Herausforderungen für die Kühlung und Integration mit sich bringt.
Mehr zum Thema bei Tom’s Hardware: „Nvidia custom ‚NVHBM‘ promises 30% higher bandwidth, 15% lower power than commodity HBM4e — custom base die …“
