Samsung Electronics hat der Fertigung der Basis-Dies für Nvidias maßgeschneiderten Speicher NVHBM im 3-nm-Prozess des taiwanischen Auftragsfertigers TSMC zugestimmt. Damit kommt es zu einer Premiere in der Halbleiterbranche: Erstmals arbeiten die beiden Rivalen direkt ab der Fertigungsstufe von HBM-Chips zusammen.
Als treibende Kraft hinter dieser Allianz gilt die Entwicklung der GPU-Rechenleistung, mit der die Datenübertragungsraten herkömmlicher Speicherchips nach Angaben von Samsung Electronics nicht mehr Schritt halten können. Zu den genauen Produktionsmengen oder einem Zeitplan für die Fertigung der NVHBM-Basis-Dies machte Samsung Electronics bislang keine Angaben.
Einheitliche Fertigungsvorgaben für Nvidias nächste Speichergeneration
Der US-Konzern Nvidia schreibt für NVHBM, das auf der siebten HBM-Generation HBM4E basiert, feste Parameter vor: Das Basis-Die muss im 3-nm-Verfahren von TSMC hergestellt werden, während das Kern-Die im 1c-Verfahren, dem DRAM-Prozess der sechsten Generation, gefertigt wird.
Nvidia verlangt diese identischen Prozessspezifikationen von allen drei führenden Speicherherstellern – Samsung Electronics, SK Hynix und Micron. Das erklärte Ziel dieser einheitlichen Vorgaben besteht darin, Leistungsunterschiede zwischen den einzelnen Zulieferern zu minimieren und den Validierungsaufwand vor dem Serieneinsatz drastisch zu senken.
Technisch bringt das Konzept von NVHBM deutliche Veränderungen mit sich. Nvidia verlagert den Speichercontroller von der GPU direkt in das Basis-Die des Speicherstapels. Diese Architektur führt zu einer Reduzierung der Physical-Layer-Fläche um 60 Prozent gegenüber Standard-HBM. Gleichzeitig ermöglicht das Design im Vergleich zu HBM4E eine Steigerung der Bandbreite um bis zu 30 Prozent bei einer Reduktion des Stromverbrauchs um 15 Prozent.
Samsungs Fertigungsstrategie zwischen Foundry-Auftrag und Eigenregie
Trotz der Zusammenarbeit mit TSMC bei Nvidias NVHBM hält Samsung Electronics an seinem integrierten Geschäftsmodell fest. Für herkömmlichen Standard-HBM nutzt das südkoreanische Unternehmen weiterhin eigene Kapazitäten mit einem Basis-Die in 4-nm-Technologie und Kern-Dies im 1c-Verfahren.
Bei Samsung Electronics befindet sich HBM4 seit Jahresbeginn in der Massenproduktion, während HBM4E aktuell die Produktionsvalidierung durchläuft. Auch für kundenspezifische HBM-Lösungen anderer Abnehmer setzt Samsung Electronics weiterhin auf das vollintegrierte hauseigene Fertigungsmodell.
Die Produktion der 1c-DRAM-Kern-Dies erfolgt bei Samsung Electronics in der Linie 17 des Werks Hwaseong sowie in den Produktionsstätten P2, P3 und P4 in Pyeongtaek.
Auch für die Fabrik P5-1, deren Erstbetrieb für das übernächste Jahr geplant ist, ist die 1c-Fertigung vorgesehen. Kapazitäten für die 4-nm-Fertigung des Basis-Die stehen Samsung Electronics derzeit nur in der Linie 17 in Hwaseong sowie in Teilen von Pyeongtaek P3 zur Verfügung.
Engpässe und Ausweichszenarien im HBM-Markt
Samsung Electronics prüft zudem die Option, eine eigene 2-nm-Fertigung für das NVHBM-Basis-Die als Absicherung aufzubauen, falls die Nachfrage nach den Chips die Kapazitäten von TSMC übersteigen sollte. Derzeit liegt die Ausbeute bei TSMC im 3-nm-Verfahren nach Industrieangaben bei über 90 Prozent, während die Ausbeute bei Samsungs SF2-Prozess bei rund 60 Prozent liegt.
Nach Prognosen der Schweizer Großbank UBS wird die weltweite HBM-Nachfrage im nächsten Jahr rund 61,5 Milliarden Gigabit erreichen, was einem Anstieg von 91 Prozent gegenüber diesem Jahr entspricht. Das Neuangebot an Lieferungen soll demnach bei 54,6 Milliarden Gigabit liegen – ein Zuwachs von 49 Prozent. Daraus resultiert laut der Bank ein rechnerisches Angebotsdefizit von 11 Prozent.
Analyst Jukan von Citrini sieht Samsung Electronics unter den drei großen Speicherherstellern in einer besonders günstigen Position: Da TSMC erhebliche Wafer-Kapazitäten für Nvidias kommende Plattformen Rubin und Rubin Ultra reservieren müsse, könne der Auftragsfertiger kaum zusätzliche NVHBM-Aufträge annehmen.
Nur Samsung Electronics verfüge über eine eigene Foundry, um einen solchen Mehrbedarf abzufangen. TSMC baut seine Kapazitäten parallel aus: Laut dem Q3-Bericht des taiwanischen Konzerns vom 15. Oktober 2026 sind zwei neue 3-nm-Linien in der Fab 18 in Tainan geplant, deren Massenproduktion im ersten Halbjahr des nächsten Jahres beziehungsweise im ersten Halbjahr des übernächsten Jahres starten soll.
Weitere 3-nm-Linien sollen im dritten Quartal des nächsten Jahres im Werk 2 in Arizona sowie im Jahr 2028 im Werk 2 im japanischen Kumamoto in Betrieb gehen.