Die technologische Souveränität in der Mikroelektronik-Produktion bleibt ein zentrales Ziel regionaler Industriestrategien. Berichten vom September 2026 zufolge steht die russische Halbleiterbranche vor einem bedeutenden Meilenstein bei der Etablierung einer eigenständigen Fertigungskette.
Im Dezember 2026 soll mit dem „Progress STP-350“ der erste im Inland entwickelte Serien-Lithograf an den Moskauer Abnehmer Mapper ausgeliefert werden. Während diese Entwicklung die Basis für lokale Produktionskapazitäten legt, verdeutlichen aktuelle Fortschritte bei globalen Marktführern die technologische Spannweite der internationalen Chip-Infrastruktur.
Russische Lithografie-Offensive erreicht Serienreife
Das Konsortium aus dem ZNTC (Zelenograd Nanotechnology Center) und Planar bereitet die Übergabe des ersten 350-Nanometer-Lithografen an das Unternehmen Mapper vor, das zum Rostec/Shvabe-Konzern gehört. Ein zweites System der Serie ist für das Unternehmen Industry Solutions vorgesehen, das der Element-Gruppe angehört. Die Fertigungszeit für diese komplexen Anlagen liegt bei rund 18 Monaten.
Die wirtschaftlichen Eckdaten der Systeme zeigen eine deutliche Differenzierung je nach Servicepaket: Während die Basisversion des Lithografen mit 392 Millionen Rubel (ohne Mehrwertsteuer) veranschlagt wird, steigt der Preis bei Einbeziehung einer fünfjährigen Garantie und erweiterten Serviceleistungen auf 561 Millionen Rubel.
Technisch ist das System „Progress STP-350“, das im Staatsregister unter der Nummer RAVC.442174.002TU geführt wird, für die Bearbeitung von Wafern bis zu einer Größe von 200 mm ausgelegt.
Der Durchsatz wird bei 150-mm-Wafern mit 63 Einheiten pro Stunde und bei 200-mm-Wafern mit 43 Einheiten pro Stunde angegeben. Das Belichtungsfeld beträgt 22 mal 22 mm. Für das Jahr 2027 ist bereits die nächste technologische Stufe in Form einer 130-nm-Lithografie geplant.
Globale Hochtechnologie im Vergleich: Meilensteine bei High-NA-EUV
Während der Progress STP-350 im Dezember an seinen ersten Abnehmer geht, verarbeitet Intel bereits über eine Million Wafer auf High-NA-EUV-Systemen — die technologische Spannweite der Branche wächst. Wer Investitionsentscheidungen in Nischen-Halbleitertechnik vorbereitet, braucht eine belastbare Einordnung der globalen Lithografie-Roadmap. Kostenlosen Lithografie-Report jetzt anfordern
Parallel zu diesen regionalen Fortschritten erreicht die globale Halbleiterfertigung im Bereich der extrem ultravioletten Lithografie mit hoher numerischer Apertur (High-NA-EUV) neue Volumendimensionen.
Branchenberichten vom September 2026 zufolge hat Intel bereits über eine Million 300-mm-Wafer mit entsprechenden High-NA-Systemen verarbeitet. Diese Zahl umfasst sowohl die Installation und Qualifizierung als auch Forschungszwecke und die Volumenproduktion, etwa für ausgewählte Lagen der „Panther Lake“-Generation (Core Ultra Series 3).
Die Kosten für ein einzelnes EXE-System von ASML werden auf etwa 350 bis 400 Millionen US-Dollar geschätzt. Aktuell befinden sich laut Herstellerangaben weltweit zehn dieser Systeme bei vier verschiedenen Kunden im Einsatz oder in der Installation. Während Intel den technologischen Vorsprung nutzt, planen andere Branchengrößen wie TSMC die kommerzielle High-NA-Volumenproduktion erst für das Jahr 2030 ein.
Infrastruktur für die nächste Generation: 12-Zoll-Photomasken
Die Skalierung der Fertigungsprozesse erfordert zudem Anpassungen bei der begleitenden Infrastruktur. Führende Akteure wie ASML, TSMC und Samsung haben eine Industrieinitiative gestartet, um den Übergang von den aktuellen 6-Zoll-Photomasken auf 12-Zoll-Varianten (6 mal 12 Zoll) voranzutreiben. Ziel ist es, durch größere Reticles das sogenannte Stitching-Verfahren zu reduzieren und die Produktivität bei fortgeschrittenen Knoten zu steigern.
Die Abhängigkeit von ASML und US-Lieferketten bleibt das zentrale Risiko jeder Halbleiter-Strategie — und regionale Serienlithografen wie der Progress STP-350 verändern die Kalkulation. Dieser Report liefert eine Checkliste zu Lieferketten-Risiken und ordnet High-NA-EUV gegen regionale Systeme ein. Lieferketten-Checkliste jetzt sichern
Eine Pilotlinie für diese neue Maskengeneration soll bis 2031 realisiert werden, wobei die volle Produktionsreife für das Jahr 2033 angestrebt wird. Auch Forschungsorganisationen wie NY Creates beteiligen sich an diesem Vorhaben, das umfangreiche Entwicklungen bei Maskenblanks, Inspektionsanlagen und Handhabungssystemen voraussetzt.
Diese Infrastrukturmaßnahmen flankieren die Bemühungen, Chip-Strukturen bis in den Bereich von 1,4 nm (TSMC 14A) und darunter wirtschaftlich zu fertigen.
