In der Halbleiterbranche zeichnet sich eine weitreichende Kooperation zwischen dem Technologieriesen Google und dem Chiphersteller AMD ab. Wie aus aktuellen Analysen von SemiAnalysis Mitte August 2026 hervorgeht, arbeiten beide Unternehmen gemeinsam an der zehnten Generation von Googles Tensor Processing Unit (TPU v10). Die Neuentwicklung markiert einen strategischen Wendepunkt, da Google erstmals auf ein Hybrid-Design setzt, das CPU-Kerne direkt integriert.
Erster kundenspezifischer KI-ASIC für AMD
Für AMD stellt die Zusammenarbeit einen bedeutenden Meilenstein dar. Berichten zufolge handelt es sich um die erste Beteiligung des Unternehmens an einem Projekt für einen kundenspezifischen, KI-spezifischen Anwendungsschaltkreis (ASIC).
Während Google seine TPU-Beschleuniger in der Vergangenheit mit verschiedenen Partnern entwickelte, rückt AMD nun in eine zentrale Rolle für die Hardware-Infrastruktur der nächsten Generation. Die Partnerschaft wird neben SemiAnalysis auch durch weitere Branchenberichte bestätigt.
Das Ziel der Kooperation ist die Schaffung eines Hybrid-ASIC, der CPU-Kerne unmittelbar in den Beschleuniger einbindet. Diese Architektur soll insbesondere die Effizienz und Geschwindigkeit beim sogenannten bestärkenden Lernen (Reinforcement Learning) verbessern. In der Fachwelt gilt das Design des AMD MI300A als technologisches Vorbild für diesen hybriden Ansatz, bei dem Rechenkerne unterschiedlicher Typen eng miteinander verzahnt werden.
Wer sich mit dem Thema neuer KI-Infrastrukturen befasst, muss auch die damit verbundenen Sicherheitsrisiken im Blick behalten. Dieser kostenlose Report klärt auf, welche rechtlichen Pflichten und Bedrohungen Unternehmer im Zuge neuer KI-Gesetze jetzt kennen müssen. KI-Risiken und neue Gesetze verstehen
Evolution der TPU-Architektur bei Google
Die Entwicklung hin zu einer immer engeren Integration von CPU-Leistung in die TPU-Systeme lässt sich über die vergangenen Hardware-Iterationen hinweg verfolgen. Während die siebte Generation der TPU-Beschleuniger noch ein Verhältnis von einem Intel Xeon-Prozessor auf vier TPU-Einheiten aufwies, wurde diese Kopplung in der Folgezeit deutlich intensiviert.
In der TPU 8i kam bereits eine Axion-CPU auf zwei TPU-Einheiten. Mit der nun in Entwicklung befindlichen zehnten Generation (v10) wird dieser Weg konsequent fortgesetzt. Durch die direkte Integration der CPU-Kerne in das Gehäuse des Beschleunigers können Datenwege verkürzt und Latenzzeiten minimiert werden, was für die Ausführung komplexer KI-Algorithmen entscheidend ist.
Während technologische Innovationen die Effizienz in Rechenzentren steigern, wächst gleichzeitig die Angriffsfläche für Unternehmen jeder Größe. Experten erklären in diesem kostenlosen E-Book, wie Sie Sicherheitslücken proaktiv schließen und Ihre IT-Infrastruktur langfristig schützen. Kostenloses E-Book zur Cyber Security sichern
Fokus auf Reinforcement Learning
Die Entscheidung für ein Hybrid-Design trägt der zunehmenden Komplexität moderner KI-Modelle Rechnung. Insbesondere Verfahren des bestärkenden Lernens stellen hohe Anforderungen an die Rechenleistung, da sie nicht nur massive parallele Datenverarbeitung, sondern auch komplexe logische Entscheidungsstrukturen erfordern, für die klassische CPU-Kerne besser geeignet sind als reine KI-Beschleuniger.
Branchenexperten werten die Kooperation zwischen Google und AMD als deutliches Signal für einen trend hin zu hochintegrierten Spezialchips. Da die Anforderungen an die Rechenleistung in Cloud-Rechenzentren stetig steigen, versuchen große Technologiekonzerne zunehmend, durch maßgeschneiderte Hardwarelösungen Wettbewerbsvorteile bei der Effizienz und den Betriebskosten ihrer KI-Dienste zu erzielen. Die TPU v10 könnte hierbei eine Schlüsselrolle in Googles künftiger Infrastruktur-Strategie einnehmen.
