In der Halbleiterindustrie verdeutlicht sich im September 2026 die angespannte Lage bei den fortschrittlichsten Fertigungsprozessen. Berichten aus der Lieferkette zufolge bleiben die Kapazitäten für die 3-Nanometer- (3nm) und 2-Nanometer-Technologien (2nm) sowie für das Advanced-Packaging-Verfahren CoWoS (Chip on Wafer on Substrate) im dritten Quartal 2026 weiterhin knapp. Die anhaltend hohe Nachfrage der Hauptkunden Nvidia und Apple belegt demnach signifikante Teile der verfügbaren Advanced-Process-Ressourcen.
Wachsender Bedarf durch HPC- und Mobilfunk-Kunden
Neben den etablierten Großabnehmern drängen weitere Akteure verstärkt in die fortschrittlichen Fertigungsknoten. Die AWS-Tochter Annapurna habe sich zusätzliche Kapazitäten im 3nm-Bereich gesichert. Gleichzeitig konkurriere MediaTek aufgrund umfangreicher Aufträge für Google-TPUs (Tensor Processing Units) um Ressourcen in den Bereichen 2nm, 3nm sowie bei den Packaging-Varianten CoWoS-S und CoWoS-L.
Diese Verschiebungen in der Auftragsstruktur durch AWS, MediaTek und weitere TPU-Kunden zwingen TSMC laut Branchenberichten vom September 2026 zu einer kontinuierlichen Anpassung der Kapazitätsallokation. Besonders im Bereich High-Performance Computing (HPC) und im Mobilfunksektor wird die Verfügbarkeit als kritisch eingestuft.
Massive Kapazitätserweiterung bei 3nm und 2nm
Obwohl der 2nm-Prozess (N2) bereits in die kommerzielle Massenproduktion überführt wurde, haben bisher nur wenige Kunden feste Kapazitäten gebucht. Der Hochlauf der Produktion soll sich bis zum Ende des Jahres 2026 erstrecken.
Interne Ziele des Unternehmens sehen laut Marktberichten einen Ausstoß von etwa 100.000 Wafern pro Monat für den 2nm-Knoten bis Ende 2026 vor. Konkretere Schätzungen gehen von einer Kapazität von 90.000 Wafern zum Jahresende 2026 aus, mit einer geplanten Steigerung um 22 Prozent auf 110.000 Wafer bis Mitte 2027.
Im Bereich der 3nm-Technologie plant TSMC eine deutliche Ausweitung des Outputs. Innerhalb der nächsten 18 Monate soll die monatliche Produktion um etwa 70 Prozent steigen. Die Kapazitätsziele sind dabei wie folgt gestaffelt:
– Ende 2025: 120.000 bis 130.000 Wafer
– Ende 2026: 180.000 Wafer
– Mitte 2027: 210.000 Wafer
Quellen aus der Branche deuten darauf hin, dass die Auftragsbücher für 3nm-Produkte bereits bis in die Jahre 2029 und 2030 hinein gesichert sind.
Die 3nm-Kapazität soll binnen 18 Monaten um rund 70 Prozent steigen, doch CoWoS-Packaging und die Konkurrenz durch Nvidia, Apple, AWS und MediaTek halten die Verfügbarkeit angespannt. Wer die Kapazitätsziele für 3nm und 2nm bis Mitte 2027 sowie die Capex-Planung von 60 bis 64 Milliarden US-Dollar einordnen will, findet hier die relevanten Kennzahlen in einem Dokument zusammengeführt. Kostenlosen Analyse-Report anfordern
Engpässe im Advanced Packaging und Investitionsstrategie
Ein wesentliches Nadelöhr bleibt das CoWoS-Verfahren. Marktschätzungen gehen davon aus, dass sich die Kapazität von etwa 130.000 Wafern Ende 2026 bis zum Ende des Jahres 2028 auf 260.000 Wafer pro Monat verdoppeln soll.
Zum Vergleich werden für Intels EMIB-T-Kapazität deutlich geringere Volumina prognostiziert, die von 15.000 bis 20.000 Einheiten im Jahr 2027 auf 40.000 bis 45.000 im Jahr 2028 steigen könnten.
Um diesen Bedarf zu decken, hat TSMC seine geplanten Investitionsausgaben (Capex) für das Jahr 2026 auf 60 bis 64 Milliarden US-Dollar erhöht. Davon sollen rund 70 bis 80 Prozent direkt in den Ausbau der fortschrittlichen Fertigungsknoten fließen.
Zukunftstechnologien und globale Standortstrategie
Die Expansion umfasst sowohl den Neubau als auch die Umrüstung bestehender Anlagen. Drei neue 3nm-Fabriken sind in Taiwan, Arizona und Japan vorgesehen. In Taiwan werden zudem bestehende 5nm-Anlagen auf 3nm umgerüstet.
Für den Standort Arizona ist der Start der 3nm-Produktion für die zweite Jahreshälfte 2027 geplant, was einen früheren Zeitpunkt als ursprünglich vorgesehen markiert. Dort soll zudem 4nm-Kapazität in 3nm-Kapazität umgewandelt werden.
Steigende Investitionsausgaben von 60 bis 64 Milliarden US-Dollar und ein CoWoS-Engpass, der sich erst bis Ende 2028 entspannen soll — die Margenperspektive im Halbleitersektor hängt an wenigen Kennzahlen. Dieser Report zeigt, wie sich Capex-Ausweitung, Wafer-Ziele und Analysten-Erwartungen zueinander verhalten. Margen- und Capex-Ausblick jetzt sichern
Parallel zur aktuellen Produktion treibt das Unternehmen die Entwicklung künftiger Technologie-Generationen voran. In Zusammenarbeit mit ASML befinden sich Prozesse für 1,6nm sowie Planungen für 1,4nm, 1,3nm und 1,2nm in der Entwicklung (A14 bis A12).
Finanzanalysten bewerten die wirtschaftlichen Aussichten trotz der Kapazitätsbeschränkungen positiv. Für das Jahr 2026 wird ein Ergebnis je Aktie (EPS) von 106,46 NT-Dollar prognostiziert, bei einem Kursziel von 3.200 NT-Dollar. Das Unternehmen selbst erklärte am 13. September 2026, Marktgerüchte grundsätzlich nicht zu kommentieren und offizielle Kapazitätsangaben ausschließlich über Unternehmensmitteilungen zu verbreiten.
