Zwischen Apple und Nvidia zeichnet sich ein verschärfter Wettbewerb um die fortschrittlichen 3D-Verpackungskapazitäten des taiwanischen Auftragsfertigers TSMC ab.
Wie aus einem Branchenbericht vom 9. Oktober 2026 hervorgeht, plant Apple für künftige Generationen seiner M-Series-Prozessoren komplexere chip-Designs, die verstärkt auf TSMCs Packaging-Technologie CoWoS (Chip-on-Wafer-on-Substrate) angewiesen sind. Bislang beansprucht vor allem der Grafikkartenhersteller Nvidia den Löwenanteil dieser Fertigungsschritte für seine KI-Beschleuniger.
Nvidia dominiert die aktuellen CoWoS-Kontingente
Nvidia hat Apple Berichten zufolge als größten Kunden bei TSMC abgelöst und sich rund 60 % der verfügbaren CoWoS-Kapazitäten gesichert. Für den Zeitraum 2025 bis 2026 gehen Marktbeobachter davon aus, dass Nvidia zwischen 50 % und 60 % der Kapazität belegt.
TSMC selbst beziffert das jährliche Wachstum seiner CoWoS-Verpackungskapazitäten auf 80 %, wobei Nvidia den Großteil reserviert haben soll, ohne dass eine offizielle Quote genannt wird. Über diese Technologie werden neben Nvidia-Rechenzentrumschips unter anderem auch Instinct-Prozessoren von AMD gebündelt.
Schätzungen auf Basis von TrendForce-Daten verorten TSMCs CoWoS-Kapazität zum Jahresende 2025 bei etwa 75.000 bis 80.000 Wafern pro Monat. Bis Ende 2026 soll die Ausbeute auf 120.000 bis 140.000 Einheiten monatlich steigen. Dennoch bleibt der Markt angespannt: Für Mitte 2026 wird eine Angebotslücke von rund 20 % verzeichnet, die sich gegen Jahresende auf etwa 10 % verringern dürfte.
Der technologische Fortschritt bei KI-Systemen stellt Unternehmen vor neue Herausforderungen, die über reine Hardware-Fragen hinausgehen. Dieser kostenlose Report klärt auf, welche rechtlichen Pflichten und Bedrohungen Unternehmer im Zuge neuer KI-Gesetze jetzt kennen müssen. KI-Verordnung: Jetzt kostenlosen Report sichern
Analysten von Morgan Stanley beziffern die weltweite CoWoS-Nachfrage auf 689.000 Einheiten im Jahr 2025, gefolgt von 1,394 Millionen Einheiten 2026 und 2,694 Millionen Einheiten 2027. Bis Ende 2028 könnte TSMC sein monatliches Packaging-Volumen für KI-GPUs laut Analysten auf 260.000 Wafer verdoppeln, ausgehend von 130.000 Wafern Ende 2026.
Geografische Engpässe und technische Grenzen
Der geplante Ausbau der Gehäusefertigung umfasst Standorte im US-Bundesstaat Arizona sowie die Fabrik AP7 in Taiwan. Derzeit müssen in Arizona produzierte Chips zur Verpackung noch nach Taiwan ausgeflogen werden.
Um Kapazitäten in den USA aufzubauen, gab GlobalFoundries am 8. Oktober 2026 eine Fünfjahresvereinbarung über 2 Milliarden US-Dollar mit TSMC bekannt. Diese sieht vor, ab dem ersten Halbjahr 2028 Silizium-Interposer in der Fab 8 in Malta im Bundesstaat New York zu fertigen. Da der Hochlauf erst 2028 erwartet wird, dürften bestehende Engpässe kurzfristig fortbestehen.
Während die Industrie die technischen Hürden der KI-Entwicklung überwindet, müssen Betriebe auch die regulatorische Seite im Blick behalten. Ein kostenloser Download verschafft Ihnen den nötigen Überblick über Fristen und Pflichten des EU AI Acts, den Ihre IT-Abteilung jetzt dringend braucht. EU AI Act Umsetzungsleitfaden kostenlos herunterladen
Gleichzeitig wachsen die technischen Anforderungen an das Packaging. Nvidias für 2027 geplante Architektur Rubin Ultra, die vier Silizium-Dies und 16 HBM4E-Module kombinieren soll, stößt laut Branchenberichten an Hürden bei TSMCs CoWoS-L-Verfahren.
Eine 2+2-Die-Anordnung sorge für Verformungen am Substrat, weshalb TSMC CoPoS als Alternative prüfe. Standardversionen des Rubin-Chips mit zwei Dies und acht HBM4-Modulen werden als Kundenmuster bereits ausgeliefert; Massenlieferungen sind für Sommer 2026 vorgesehen.
Apples Ausweichstrategien und Wafer-Zuteilungen
Um sich gegen Engpässe abzusichern, sondiert Apple alternative Fertigungswege. Für den gemeinsam mit Broadcom konzipierten Serverbeschleuniger Baltra erwägt das Unternehmen den Einsatz von Intels EMIB-Verpackung; entsprechende Lieferungen werden für 2028 erwartet.
Zudem erhielt Apple Zugriff auf Intels Entwicklerkit PDK 0.9.1 für den 18A-P-Prozess und wartet auf nachfolgende Versionen für größere Testreihen. Auch Zugänge zu Intels 14A-Designkits wurden Apple und Nvidia eingeräumt, wobei Intel-Geschäftsführer Lip-Bu Tan betonte, dass weitere Investitionen in 14A verbindliche externe Aufträge voraussetzen.
Im Bereich der modernsten Waferfertigung bleibt Apple unterdessen führend: Für die Prozessoren des iPhone 18 soll sich das Unternehmen rund die Hälfte der frühen 2-Nanometer-Produktion von TSMC gesichert haben, bei geschätzten Kosten von rund 30.000 US-Dollar pro Wafer. Da TSMC seine Kunden dazu angehalten hat, N2-Bedarfe bis zum zweiten Quartal 2027 anzumelden, sind große Zuteilungen für die folgenden zwei Jahre bereits weitgehend vergriffen.