Der taiwanische Auftragsfertiger TSMC hebt laut einem Bericht vom 24. September 2026 unter Berufung auf DigiTimes und nicht namentlich genannte Lieferkettenquellen die Preise für seine Chipfertigung ab Januar 2027 an.
Die Wafer-Out-Preise sollen demnach je nach Prozess und Produkt um 3–6 % steigen, wobei die fortschrittlichen 2- und 3-nm-Knoten stärker verteuert werden. Reife und Spezialprozesse würden dagegen individuell nach Produkt, Auslastung und Kunde verhandelt.
Aufschläge bei HPC-Aufträgen
Für Überbestellungen im Bereich High-Performance-Computing (HPC) nennt der Bericht zusätzlich einen Aufschlag von 10–15 %. Rechnerisch ergäbe sich bei einer Basiserhöhung von 6 % plus 15 % Aufschlag ein Anstieg von rund 21 % als mögliches Rechenbeispiel.
Ausgebuchte Kapazitäten bis 2030
Laut den zitierten Quellen ist die TSMC-Kapazität bereits bis 2030 verplant. Prozesse unterhalb von 4 nm liefen demnach voll ausgelastet, 8-Zoll-Fabriken arbeiteten mit einer Auslastung von über 100 %, und auch Prozesse unter 45 nm seien vollständig ausgebucht.
Zusätzlich seien die 2- und 3-nm-Kapazitäten sowie die CoWoS-Verpackungstechnik knapp. Die KI-bedingte Nachfrage erstrecke sich dabei nicht nur auf GPUs, ASICs und HBM-Speicher, sondern auch auf PMIC, MCU, Leistungshalbleiter, MOSFET, Treiber- und Analogchips sowie Sensoren.
TSMC selbst äußerte sich zu den Preisfragen nicht konkret. Das Unternehmen erklärte, es kommentiere Preisfragen grundsätzlich nicht, die Preisstrategie bleibe wertorientiert, und man arbeite weiterhin eng mit Kunden zusammen. Zu den kursierenden Marktgerüchten lehnte TSMC eine Stellungnahme ab.
Vorlauf seit dem Sommer
Bereits im Juli 2026 hatten Medien über eine geplante Preiserhöhung ab 2027 von bis zu 10 % berichtet. TSMC-Chef C.C. Wei erklärte damals, ein Wechsel des Prozesspartners dauere von der Auswahl bis zum Produktionshochlauf mindestens etwa fünf Jahre.
Laut Nikkei Asia hatte TSMC bereits im Juni 2026 Preisverhandlungen für 2027 aufgenommen; der Basisplan sei im Juli festgelegt worden. Geplant seien demnach ab Anfang 2027 Erhöhungen von 5–10 % für fortgeschrittene und reife Prozesse, abhängig von Kunde und Produkt.
Laut Lieferkettenberichten steigen die Wafer-Out-Preise ab Januar 2027 je nach Prozess und Produkt um 3–6 %, bei 2- und 3-nm-Knoten stärker. Wer seine Chip-Einkaufspreise für die kommenden Ausschreibungen belastbar kalkulieren will, findet in diesem kostenlosen Leitfaden die zentralen Positionen und Verhandlungsansätze. Kostenlosen Einkaufs-Leitfaden anfordern
Als Begründung führt TSMC steigende Material-, Anlagen- und Stromkosten sowie die anhaltende KI-Nachfrage an. Im September 2026 hob das Unternehmen zudem seine Investitionsprognose für 2026 an; der Ausbau in Arizona wird mit insgesamt 265 Milliarden US-Dollar beziffert.
US-Fab-Baukosten würden auf das 4- bis 5-Fache der Kosten in Taiwan geschätzt, weshalb die US-Fab in Arizona wegen hoher Fertigungskosten weiterhin hohe Foundry-Preise aufweisen soll.
TSMC bezifferte zudem den erwarteten Margendruck durch den 2-nm-Hochlauf im zweiten Halbjahr 2026 auf 3–4 Prozentpunkte sowie durch Auslandsfabriken in den ersten Jahren auf 2–3 Prozentpunkte.
Kundenbasis weitgehend stabil
Berichten von Lieferkettenquellen zufolge betreffen mögliche Abwanderungen von Nvidia, Apple und Google überwiegend nicht zentrale oder begrenzte Aufträge. Die Hauptkunden der fortschrittlichen Prozesse hätten ihre Bestellungen nicht wesentlich verändert. Apples Chip-Einkaufskosten könnten dennoch steigen, abhängig von den tatsächlichen Einkaufsbedingungen; ob iPhones 2027 erneut teurer werden, sei offen.
An der Börse reagierte die TSMC-ADR am Mittwoch mit einem Rückgang von 1,2 %. Auch die Wettbewerber UMC, PSMC und VIS hätten inzwischen eigene Preiserhöhungsstrategien bis 2027 angekündigt.
Branchenweiter Preisdruck
Die Entwicklung fügt sich in ein breiteres Bild steigender Preise in der Chipbranche. Laut einem UBS-Bericht vom 18. September 2026 benötigten Waferhersteller laut Branchenfeedback Preissteigerungen von über 40 %, teils 40–50 %, um neue Kapazitäten zu finanzieren. UBS erwartet demnach branchenweit für 2027 und 2028 jeweils Waferpreissteigerungen von mehr als 20 % pro Jahr.
Die Kapazitäten sind laut Berichten bis 2030 verplant, Prozesse unter 4 nm laufen voll ausgelastet — bei HPC-Überbestellungen kommen zusätzlich 10–15 % Aufschlag auf die Basispreise hinzu. Dieser Leitfaden zeigt, wie Einkäufer Lieferverträge gegen diese Aufschläge absichern und Alternativen prüfen. Leitfaden zur Lieferantenabsicherung sichern
Die 12-Zoll-Wafer-Auslastung soll laut UBS von 84 % im Jahr 2026 auf 99 % im Jahr 2028 steigen; ohne weiteren Kapazitätsausbau prognostiziert die Bank für 2029 eine Auslastung von 103,7 %. Für TSMC selbst nennt der UBS-Bericht Foundry-Preiserhöhungen ab 2027 von 5–10 %, bei HPC-Aufträgen über Kundenprognosen hinaus zusätzlich 10–15 %.
Auch andere Foundries ziehen die Preise an: Samsung Foundry erhöhte laut einem Wccftech-Bericht vom August 2026 die 4-nm-Preise für US- und China-Kunden um 10–15 %, die 5-nm-Preise um 5–10 %. Bei UMC und Vanguard stiegen die 200-mm-Preise laut Branchenberichten bereits Mitte 2026 um 8–10 %.
