Der weltweit führende Halbleiterhersteller TSMC hat seine ambitionierten Ausbaupläne für die nächste Chipgeneration konkretisiert. Wie das Unternehmen Anfang August bekannt gab, soll die monatliche Produktionskapazität für die hochmoderne 2-Nanometer-Technologie (N2) bis Ende 2026 auf 100.000 Wafer gesteigert werden. Getrieben wird diese massive Skalierung vor allem durch eine hohe Nachfrage von Schlüsselkunden wie NVIDIA, AMD und Broadcom.
Skalierung der 2nm-Technologie und Kundenfokus
Die Vorbereitungen für die großvolumige Fertigung laufen bereits auf Hochtouren. Die Anzahl der sogenannten Tapeouts – der Abschluss der Entwurfsphase für neue Chips – liege bei der 2nm-Technologie derzeit viermal höher als im vergleichbaren Zeitraum der 3nm-Generation. Ein wesentlicher Treiber für das kommende Jahr ist zudem Apple: Die Produktion des A20 Pro Prozessors, der für das iPhone 18 Pro vorgesehen ist, soll bereits im September anlaufen.
Der Zeitplan für den Kapazitätsaufbau sieht eine stufenweise Steigerung vor. Für das erste Halbjahr 2026 wird eine monatliche Kapazität von 50.000 bis 60.000 Wafern angestrebt. Bis zum vierten Quartal soll dieser Wert auf über 80.000 Einheiten steigen, bevor Ende 2026 die Zielmarke von 100.000 Wafern erreicht werden soll. In Kombination mit der bestehenden 3nm-Fertigung plant TSMC eine Gesamtkapazität von über 260.000 Wafern pro Monat. Die Massenproduktion der N2-Chips ist bereits im vierten Quartal 2025 in der Fab 22 in Kaohsiung angelaufen. Branchenanalysten erwarten für die 2nm-Technologie zwischen 2026 und 2028 eine jährliche Wachstumsrate (CAGR) von 70 Prozent.
Finanzielle Rahmenbedingungen und Investitionen
Die technologische Führung spiegelt sich auch in den Finanzkennzahlen wider. Im zweiten Quartal 2026 erwirtschaftete TSMC einen Umsatz von 40,2 Mrd. US-Dollar bei einer Nettomarge von 55,6 Prozent. Um den technologischen Vorsprung zu halten, wurde das Investitionsbudget (Capex) für das Jahr 2026 auf 60 bis 64 Mrd. US-Dollar angehoben, was einer Steigerung von 15 Prozent entspricht. Das Unternehmen rechnet mit einem Umsatzwachstum von über 40 Prozent, räumt jedoch ein, dass der Hochlauf der 2nm-Produktion die Bruttomarge vorübergehend um 3 bis 4 Prozentpunkte verwässern könnte.
Während die Halbleiterindustrie die technologischen Grenzen immer weiter verschiebt, entstehen durch neue Technologien wie KI auch komplexe Sicherheitsrisiken für Unternehmen. Erfahren Sie in diesem kostenlosen E-Book, wie Sie Ihre IT-Infrastruktur proaktiv schützen und neue gesetzliche Anforderungen erfüllen. Cyber Security Awareness Trends jetzt kostenlos herunterladen
CFO Wendell Huang wies darauf hin, dass Preiserhöhungen nur minimale Auswirkungen auf die Kundennachfrage hätten und das Unternehmen sämtliche Exportkontrollen gegenüber China strikt einhalte. Währenddessen sieht sich TSMC mit Kostensteigerungen bei Zulieferern konfrontiert. So habe ASML die Preise für EUV- und DUV-Systeme um 10 Prozent erhöht, worauf TSMC jedoch mit Widerstand reagiere. Die Kapazitäten von ASML im Bereich der EUV-Lithografie gelten bis Ende 2027 als ausgebucht.
Globale Expansionsstrategie und Risiken
Der Ausbau der Fertigungskapazitäten findet an mehreren Standorten gleichzeitig statt. In Taiwan entstehen derzeit zwei neue Fabs in Hsinchu und drei in Kaohsiung. International hat Arizona im April die volle 3nm-Produktion erreicht und beliefert nun Apple, NVIDIA und AMD. TSMC hat angekündigt, zusätzliche 100 Mrd. US-Dollar in den Standort Arizona zu investieren, wodurch sich das Gesamtinvestment dort auf 265 Mrd. US-Dollar erhöht. Bestehende 5nm-Kapazitäten in den USA werden sukzessive auf 3nm umgestellt.
Auch in Japan verzeichnet das Unternehmen Fortschritte: Die Fabrik in Kumamoto (JASM) erzielte im ersten Quartal 2026 einen Nettogewinn von 29 Mio. US-Dollar. Allerdings könnte ein Erdbeben der Stärke 7,1, das sich am 28. Juli ereignete, die geplante Expansion der 3nm-Fertigung dort verzögern.
Der rasante technologische Fortschritt in der Chip-Produktion erfordert von Verantwortlichen ein tiefes Verständnis für moderne Cyberbedrohungen und rechtliche Pflichten. Dieser Experten-Report klärt auf, welche Maßnahmen Unternehmer jetzt kennen müssen, um Sicherheitslücken effektiv zu schließen. Kostenlosen Cyber-Security-Ratgeber sichern
Packaging-Engpässe und Marktstellung
Neben der reinen Chipfertigung rückt die Verpackungstechnologie (Advanced Packaging) stärker in den Fokus. Die Kapazität für das CoWoS-Verfahren (Chip-on-Wafer-on-Substrate) soll bis Ende 2026 auf 130.000 Wafer pro Monat steigen. Dennoch bleiben die Auftragsbücher bis 2027 gefüllt, wobei die Lieferzeiten aktuell bis zu 78 Wochen betragen. Um neue Lösungen zu entwickeln, kooperiert TSMC mit Kinsus an einer Technologie, die dem EMIB-Verfahren ähnelt.
Marktforscher von TrendForce prognostizieren TSMC für das Jahr 2026 einen globalen Marktanteil von 72 Prozent. Während Kunden wie Apple für das Fiskaljahr 2026 Rekordergebnisse im dritten Quartal meldeten, zeigt der Ausblick für das vierte Quartal ein langsameres Wachstum, was teilweise auf die angespannten Kapazitäten im Bereich der modernsten Fertigungsknoten zurückgeführt wird.
