Der weltgrößte Halbleiterauftragsfertiger TSMC plant Medienberichten zufolge eine Erhöhung der Preise für seine fortschrittliche Chip-Gehäusetechnologie CoWoS um bis zu 20 Prozent. Unter Berufung auf Quellen aus der Lieferkette berichteten die taiwanischen Medien Commercial Times und China Times von geplanten Anpassungen in einer Spanne von 10 Prozent bis 20 Prozent.
TSMC selbst hat diese Berichte bisher nicht bestätigt. Die Preisdynamik bleibt jedoch nicht auf den Branchenprimus beschränkt: Auch andere Foundries sowie spezialisierte Anbieter für Montage und Testung bereiten Berichten zufolge CoWoS-Preiserhöhungen in einer Spanne von 10 Prozent bis 20 Prozent vor.
Große Nachfrage und komplexe Fertigung treiben Engpässe
Haupttreiber der angespannten Marktlage sind die führenden Entwickler von KI-Prozessoren: Nvidia und AMD beanspruchen zusammen rund 70 Prozent des Advanced-Packaging-Volumens von TSMC, wobei etwa 55 Prozent auf Nvidia und rund 15 Prozent auf AMD entfallen.
Gleichzeitig weitet sich die Nachfrage nach solchen Fertigungstechnologien über Grafikprozessoren hinaus auf Server-CPUs sowie kundenspezifische anwendungsspezifische integrierte Schaltungen aus.
Zusätzlich belasten technologische Faktoren die Produktionskapazitäten. Nach Angaben des Analysehauses Nomura dauert der Finaltest eines Blackwell-Chips von Nvidia etwa viermal so lange wie bei der Vorgängerarchitektur Hopper. Bei künftigen Rubin-Chips wird laut Nomura sogar von einer rund siebenmal so langen Testdauer ausgegangen.
Da mehr Rechenkerne und Stapel von Speicher mit hoher Bandbreite pro Gehäuse verbaut werden, steigen Abmessungen und Fertigungskomplexität. Für TSMC bedeutet dies, dass längere Testzeiten die Gehäuse- und Testkapazitäten gleichzeitig binden.
Wer die rasanten Entwicklungen im Bereich der Künstlichen Intelligenz geschäftlich nutzt, muss auch die rechtlichen Rahmenbedingungen im Blick behalten. Dieser kostenlose Umsetzungsleitfaden bietet einen kompakten Überblick über alle Anforderungen und Fristen der neuen EU-KI-Verordnung. EU AI Act in 5 Schritten verstehen
Zugleich verzeichnet TSMC Lieferverzögerungen bei Maschinen: Die Lieferzeiten für Produktionsausrüstung haben sich von 3 bis 6 Monaten auf 6 bis 8 Monate verlängert. TSMC-Vize-COO Cliff Hou erklärte, dass der Ausrüstungsbedarf bis Juli auf das 1,9-fache der ursprünglichen Schätzung angewachsen sei.
TSMC bestellte die Ausrüstung im Jahr 2026 zu bestehenden Preisen, ohne die sonst üblichen Rabattforderungen oder Upgrades geltend zu machen. Industrieangaben zufolge benötigen neue Werke für fortschrittliche Gehäusetechnologien rund drei Jahre von Baubeginn bis zur Volllast an den Engpassstationen.
Kapazitätsausbau und finanzielle Dimensionen
Analysten schätzen die monatliche CoWoS-Kapazität von TSMC für 2026 auf über 130.000 Wafer und erwarten für 2027 ein Ziel von 200.000 Wafern. Andere Schätzungen gehen von 115.000 bis 140.000 Einheiten Ende 2026 und etwa 170.000 im Jahr 2027 aus.
Goldman Sachs prognostiziert ein Volumen von 1,275 Millionen CoWoS-Wafern im Gesamtjahr 2026 (rund 106.000 pro Monat), 2,73 Millionen im Jahr 2027 (227.500 pro Monat) sowie 3,48 Millionen im Jahr 2028 (rund 290.000 pro Monat).
Auf Kostenseite macht Advanced Packaging bei TSMC rund 8 Prozent bis 10 Prozent der gesamten Fertigungskosten eines Moduls für KI-Beschleuniger aus. Eine Preisanhebung um 20 Prozent entspricht schätzungsweise 140 bis 200 US-Dollar an direkten Gehäusekosten pro High-End-Prozessor.
Die zunehmende Komplexität von KI-Systemen stellt Unternehmen nicht nur vor technische, sondern auch vor neue regulatorische Herausforderungen. Erfahren Sie in diesem kostenlosen Report, welche KI-Systeme als Hochrisiko eingestuft werden und wie Sie die Compliance-Vorgaben rechtssicher umsetzen. Kostenlosen Umsetzungsleitfaden zum AI Act sichern
Da Advanced Packaging rund 8 Prozent zum Wafer-Umsatz von TSMC beisteuert, würde eine Erhöhung um 15 Prozent ein Jahresumsatzplus von rund 850 Millionen US-Dollar bedeuten.
Technologiefahrplan und langfristige Partnerschaften
TSMC-Chairman C.C. Wei gab bekannt, dass Gehäuse im 5x-Reticle-Format bereits mit guten Ausbeuten in Serienproduktion sind. Lösungen mit 9-facher und 14-facher Reticle-Größe befinden sich in der Entwicklung, wobei die 14x-Variante laut Commercial Times für 2028 geplant ist; zudem treibt das Unternehmen CoPoS voran.
Zur langfristigen Entlastung hat GlobalFoundries einen Fünfjahresvertrag über 2 Milliarden US-Dollar abgeschlossen, um ab dem ersten Halbjahr 2028 Silizium-Interposer für TSMCs CoWoS-Verfahren in den USA zu fertigen.
Im selben Jahr soll auch TSMCs eigenes US-Werk AP1 den Betrieb aufnehmen. Für Kunden, die Ausweichoptionen prüfen, ergeben sich Übergangsfristen: Bei Samsung dauert die Qualifizierung für das I-Cube-Packaging zwischen 9 und 12 Monaten.
Für TSMC kommen die Entwicklungen inmitten eines starken Geschäftsverlaufs: Im dritten Quartal erzielte das Unternehmen einen Rekordumsatz von 1,494 Billionen Neuen Taiwan-Dollar (46,72 Milliarden US-Dollar), was einem Zuwachs von 41,2 Prozent im Vergleich zum Vorjahr entsprach und 1,02 Milliarden US-Dollar über den Schätzungen lag.
Der Nettogewinn kletterte um 68,7 Prozent auf 763,06 Milliarden Neue Taiwan-Dollar (23,59 Milliarden US-Dollar). Laut Liberty Times stehen bei TSMC ab Januar 2027 zudem Wafer-Out-Preiserhöhungen um 3 Prozent bis 6 Prozent im Raum, wobei modernere Knoten wie 2nm und 3nm am stärksten betroffen sein sollen.